时钟树综合工具：构建时钟网络，确保时钟信号能同步、低偏差地到达每一个需要它的时序单元，这是芯片稳定工作的基础。
布线工具：用金属线把所有放置好的单元，按照电路逻辑连接起来。我们的布线工具在先进工艺下，绕线能力和时序优化效果非常突出。
物理验证：这是保证流片成功的‘守门员’，包括：
drc（设计规则检查）：确保版图符合晶圆厂的制造工艺规则。
lvs（版图与电路一致性检查）：确保画出来的版图，和设计的电路网表是完全一致的。
erc（电气规则检查）：检查潜在的电气问题。
寄生参数提取工具：从完成的版图中提取导线带来的电阻、电容等寄生效应，用于更精确的时序和功耗分析。”
周立峰如数家珍，对这些专业性极强的术语没有丝毫滞涩，显示出他为了做好eda的销售，下了极大的功夫去钻研和理解。
“第三大类，是辅助与特定领域设计工具。比如：
模拟/混合信号设计工具：专门用于设计处理器、内存等数字电路之外的模拟电路，比如电源管理、传感器接口等。
射频设计工具：用于设计手机、基站里的射频集成电路。
pcb设计与分析工具：虽然不严格属于芯片设计，但芯片总要放在板卡上，这套工具可以和我们的ic工具无缝衔接，提供系统级设计能力。
此外，我们还开始打包提供一些经过验证的ip核，比如一些接口ip，虽然还不是最核心的cpu/gpuip，但能帮客户节省大量设计和验证时间。”
介绍完工具链的全貌，周立峰总结道：
“陈总，可以说，我们现在拿出来的，是一套完整的、经过高端芯片设计实战检验的、全流程的eda解决方案。
技术成熟度，已经完全具备了商业化推广的条件。
市场上，除了那三家巨头，找不到第四家能提供如此完整和高水平工具链的公司。”
陈默终于开口，声音沉稳：
“工具是好工具，但市场认不认，客户买不买账，是另一回事。
你刚才说顺利，具体顺利到什么程度？
拿下哪些硬骨头了？”