合规啊……
也有道理，不知道这里面涉及多少台积电的专利呢。别说你看不懂，就算看得懂，也得小心不能拿出来用，不然人家直接就能告到你破产。
随着视界技能启动，无数在网际网路上散落的资料、教程、科普开始在韩路一的脑中成型。
几分钟後，韩路一长出了一口气。
视哥还是给力。
经过这几分钟的学习，想要一口气让韩路一成为这个领域的专家，那不太可能，但是他至少可以对自己要面对的问题是什麽有个大概的了解了。
问题的核心，其实不在於台积电的封装技术本身。
是的，台积电的技术是很牛，他们独家的cowos（chip-on-wafer-on-substrate）技术能让显卡内部的晶片和高带宽显存之间高速交换信息，这个现在只有他们能做到。
问题是这个技术可不止是参数那麽简单，真想要做到，还有多年积累的流程工艺，生产设备。
这些都有了，才有可能复制cowos技术——如果不考虑专利侵权的话。
还好，瀚联需要的并不是cowos的参数。
一个超大集训想要顺利跑起来，数据要从一个晶片到另一个晶片之间同步。
在同一张卡内部，数据就要先从计算核心出来，经过显存，再到pcie控制器。两张卡之间，数据包从一张l100的pcie接口出去，经过主板、铜缆或光纤、交换机，再从另一张卡的pcie接口进去。
等到了两个机柜之间，中间还要再过一层交换机。
链路一长，每一次连接跳转都在累积延迟，带宽也在一次次的转发里被稀释了。
现在l100的瓶颈在於pcie这一步，所以快不起来。
第五代pcie的标准是公开的通用规范，但是通用规范的范围是很宽的，瀚联提出的解决方案是想要在pcie的通用规范上加补丁，做一个补充协议出来，突破pcie的规范限制，把物理带宽吃满。
但是台积电只会告诉你我满足的pcie规范，里面具体用的是什麽参数，没人知道。
那是台积电内部的生产标准，一个批次和一个批次之间都可能不一样。
怪不得瀚联说这条路基本不可能。
还好，韩路一有视界。